1. صفحه اصلی
  2. »
  3. آموزش
  4. »
  5. آموزش تصویری
  6. »
  7. Udemy – Verilog for an FPGA Engineer with Xilinx Vivado Design Suite 2022-11
Verilog for an FPGA Engineer with Xilinx Vivado Design Suite

Udemy – Verilog for an FPGA Engineer with Xilinx Vivado Design Suite 2022-11

توضیحات

Verilog for an FPGA Engineer with Xilinx Vivado Design Suite دوره آموزش برنامه نویسی وریلوگ (Verilog) در نرم افزار Xilinx Vivado Design Suite برای مهندسان و توسعه دهندگان مدار مجتمع دیجیتال برنامه‌پذیر می باشد که توسط آکادمی یودمی منتشر شده است. تقریبا در تمامی سیستم ها و ابزارهای الکترونیکی مدار مجتمع دیجیتال برنامه‌پذیر یا FPGA قرار داشته و کاربرد و سطح استفاده از آن روز به روز در حال افزایش می باشد. در حوزه زبان های توصیف سخت‌افزار ما با دو کاندید بسیار مهم و پر استفاده یعنی VHDL و Verilog سروکار داریم. هر کدام از این دوره دارای ویژگی های منحصر به فردی است و از آن ها باید در پروژه های مخصوص به خود استفاده کرد.

خبر خوب این است که با یادگیری یکی از این زبان ها یادگیری زبان دیگر عملا برایتان ساده می شود و بدون زحمت خاصی می توانید از قابلیت های مختلف آن برای توسعه سیستم های پیچیده استفاده کنید. این دوره آموزشی با آنالیز و بررسی مهم ترین مهارت های مورد نیاز برای برنامه نویسان سخت افزاری آماده شده و مطالب ارائه شده در طی روند آموزشی آن کاملا عملی بوده و در بازار کار و شرکت های مختلف کاربرد دارد.

آنچه در دوره آموزشی Verilog for an FPGA Engineer with Xilinx Vivado Design Suite فرا خواهید گرفت:

  • کاربردهای استایل های مختلف مدلسازی
  • تکالیف و تسک های بلاک کنند و غیر بلاک کننده
  • اصول مقدماتی و اولیه برنامه نویسی Verilog
  • سوالات و مباحث پر تکرار در مصاحبه های شغلی مهندسی RTL
  • آشنایی با Vivado Design Suite flow و طراحی سیستم های دیجیتالی با آن
  • عیب یابی و دیباگینگ سخت افزار با Vivado viz
  • لاجیک آنالایزر یکپارچه یا تحلیل‌گر منطقی
  • استایل های مختلف مدلسازی در زبان های توصیف سخت افزاری
  • کار با Xilinx IP و ساخت IP های شخصی سازی شده و حرفه ای
  • نوشتن تست بنچ های Verilog
  • و …

مشخصات دوره

  • ناشر: یودمی
  • مدرس: Kumar Khandagle
  • زبان: انگلیسی
  • سطح آموزش: مقدماتی تا پیشرفته
  • تعداد دروس: 258
  • مدت زمان آموزش: 16 ساعت و 40 دقیقه

سرفصل های دوره

Verilog for an FPGA Engineer with Xilinx Vivado Design Suite Content

پیش نیازهای دوره

Fundamental of Digital Circuit will give an added advantages.

تصاویر دوره

Verilog for an FPGA Engineer with Xilinx Vivado Design Suite

فیلم معرفی دوره Verilog for an FPGA Engineer with Xilinx Vivado Design Suite

راهنمای نصب

پس از Extract، با Player دلخواه خود مشاهده کنید.

زیرنویس: انگلیسی

کیفیت: 720p

تغییرات:

نسخه 2022/11 نسبت به 2021/1 به تعداد 140 درس افزایش و مدت زمان 2 ساعت و 45 دقیقه کاهش داشته است.

لینک دانلود

دانلود بخش 1 – 1 گیگابایت

دانلود بخش 2 – 1 گیگابایت

دانلود بخش 3 – 1 گیگابایت

دانلود بخش 4 – 1 گیگابایت

دانلود بخش 5 – 909 مگابایت

گذرواژه فایل(ها): www.downloadly.ir

حجم فایل

4.90 گیگابایت

4.8/5 - (2269 امتیاز)

محاسبه حجم دانلود برای ایرانسل به‌صورت تمام‌بها است.

Download Faster Without Limitation

The data center of free servers has applied a non-Iranian IP restriction on some servers
There is no limitation for VIP servers

برچسب ها:

دیدگاهتان را بنویسید

نشانی ایمیل شما منتشر نخواهد شد. بخش‌های موردنیاز علامت‌گذاری شده‌اند *

این قسمت نباید خالی باشد
این قسمت نباید خالی باشد
لطفاً یک نشانی ایمیل معتبر بنویسید.
فقط دیدگاه‌هایی که جنبه‌ی استفاده‌ی عمومی دارد، نمایش داده می‌شود؛ درصورت تمایل به دریافت نتیجه‌ی رسیدگیِ دیدگاه خود، ایمیل معتبر وارد کنید.

فهرست