Udemy – High-Level Synthesis for FPGA Part 1-Combinational Circuits 2022-1

در تاریخ: 1401/11/03 11:44:23

توضیحات

High-Level Synthesis for FPGA, Part 1-Combinational Circuits ، دوره سنتز سطح بالا برای FPGA، بخش اول مدارهای مجتمع، توسط آکادمی یودمی منتشر شده است. این دوره یک مقدمه ابتدایی برای جریان طراحی سنتز سطح بالا (HLS) است. اهداف این دوره شرح، اشکال زدایی و اجرای مدارهای منطقی ترکیبی بر روی FPGA ها تنها با استفاده از زبان ++C/C بدون کمک از HDL ها (VHDL یا Verilog) است. HLS اخیرا توسط چندین پیشگامان صنعت (مانند انویدیا و گوگل) برای طراحی پلتفرم های سخت افزاری و نرم افزاری خود استفاده می شود. جریان طراحی HLS آینده طراحی سخت افزار است که به سرعت تبدیل به یک مهارت ضروری برای هر مهندس سخت افزار یا نرم افزار میشود که مشتاق استفاده از FPGA ها برای عملکرد استثنایی و مصرف برق پایین است. این دوره از پلتفرم های نرم افزاری و سخت افزاری Xilinx HLS برای نمایش نمونه ها و اپلیکیشن های واقعی استفاده می کند.

این دوره اولین دوره ای است که جریان طراحی و مهارت های HLS را به همراه مفاهیم مدار منطقی دیجیتال از ابتدا ایجاد می کند. درطول دوره، چند نمونه از مفاهیم و تکنیک های HLS را شرح می دهیم. این دوره شامل آزمون ها و تمرین های متعددی برای تمرین و تسلط بر روش ها و رویکردهای پیشنهادی است. این دوره اولین دوره از سری دوره های HLS در طراحی ماژول های سخت افزاری و الگوریتم های شتاب دهی روی یک FPGA هدف است. در حالی که این دوره بر مدارهای ترکیبی تمرکز دارد. دوره های دیگر این سری چگونگی استفاده از HLS در طراحی مدارهای منطقی ترتیبی، شتاب الگوریتم و سیستم های ناهمگن CPU + FPGA هیبریدی را توضیح خواهند داد.

آنچه خواهید آموخت

طراحی مدارهای منطقی ترکیبی با زبان ++C/C با استفاده از رویکرد HLS
درک مفاهیم اساسی سنتز سطح بالا (HLS)
استفاده از مفاهیم HLS برای طراحی مدارهای منطقی ترکیبی
جریان طراحی HLS برای FPGA ها
کار با مجموعه ابزارهای مجموعه Xilinx Vitis-HLS و Vivado
چگونه IP های سخت افزاری RTL را با استفاده از Vitis-HLS تولید کنیم
نوشتن C-testbench در HLS
اجرای دو پروژه هیجان انگیز با HLS

این دوره برای چه کسانی مناسب است

مهندسان سخت افزار
مهندسان نرم افزاری که به FPGA ها علاقه مند هستند
مدرسان، محققان، استادانی که می خواهند از HLS مبتنی بر FPGA در سخنرانی ها، دوره ها یا تحقیقات استفاده کنند
علاقه مندان به منطق دیجیتال

مشخصات دوره High-Level Synthesis for FPGA, Part 1-Combinational Circuits

ناشر : Udemy
مدرس : Mohammad Hosseinbady
زبان: انگلیسی
سطح آموزش: مقدماتی
تعداد دروس: 110
مدت زمان آموزش: 7 ساعت و 47 دقیقه

سر فصل های دوره High-Level Synthesis for FPGA, Part 1-Combinational Circuits

High-Level Synthesis for FPGA, Part 1-Combinational Circuits

پیش نیاز های دوره

Understanding the basic concepts of C/C++ coding
Understanding the basic concepts of logic operators (e.g., AND, OR, XOR, SHIFT )
BASYS3 evaluation board
Xilinx Vitis-HLS and Vivado (download Vivado ML Edition, or Vivado Design Suite – HLx Editions for Windows or Linux)