توضیحات
دوره hands-on fpga project design from scratch using verilog. در این دوره، شما با نحوه طراحی یک پروژه واقعی بر روی FPGA با استفاده از System Verilog آشنا خواهید شد. من شما را با نرم افزار رایگان مورد استفاده برای تحلیل، سنتز، شبیه سازی RTL و تأیید آشنا خواهم کرد. ما با یادگیری نحوه ترجمه مشخصات طراحی شروع می کنیم که به شما امکان می دهد پورت های ورودی و خروجی را انتخاب کنید. سپس نحوه تفکیک طراحی به ماژول ها و تفکیک بیشتر ماژول ها به زیر ماژول ها را خواهید آموخت. در پایان دوره، یک کار عملی دریافت خواهید کرد که دانش شما را در مورد طراحی پروژه های FPGA بیشتر تقویت می کند. ما همچنین طراحی نهایی را آزمایش می کنیم و می بینیم که چگونه در دنیای واقعی کار می کنند. شبیه سازی هم در Logism و هم در Quartus انجام می شود.
آنچه در دوره خواهید آموخت
- دانش خود از Verilog را برای طراحی یک پروژه عملی واقعی با استفاده از Verilog به کار ببرید.
- نحوه ترجمه مشخصات طراحی برای یک پروژه واقعی FPGA Verilog را بیاموزید، به عنوان مثال نحوه تخصیص پورت های ورودی/خروجی.
- نحوه تفکیک طرح های پیچیده به ماژول ها و زیر ماژول ها قبل از طراحی اولیه را بیاموزید.
- مراحل اولیه مورد نیاز برای هر توسعه FPGA را بیاموزید، از جمله تخصیص، طراحی، تنظیم ماژول ها و تفکیک زیر ماژول ها.
این دوره برای چه کسانی مناسب است؟
- توسعه دهندگان و مهندسین سخت افزار Verilog، FPGA
- علاقه مندان به یادگیری طراحی FPGA با استفاده از Verilog
مشخصات دوره hands-on fpga project design from scratch using verilog
- ناشر: Udemy
- مدرس: Ezeuko Emmanuel
- سطح آموزش: مبتدی تا پیشرفته
- مدت زمان آموزش: 4 ساعت و 9 دقیقه
- تعداد دروس: 13
سرفصل های دوره
پیشنیازهای دوره
- basic syntax of verilog , system verilog or VHDL but not compulsory
تصاویر دوره
نمونه فیلم دوره
راهنمای نصب
پس از Extract، با Player دلخواه خود مشاهده کنید.
زیرنویس: ندارد
کیفیت: 720p
لینک دانلود
گذرواژه فایل(ها): www.downloadly.ir
حجم فایل
1.8 گیگابایت
